

PAT-NO: JP405315298A

DOCUMENT-IDENTIFIER: JR 05315298 A

TITLE: FORMATION OF PATTERN

----- KWIC -----

Abstract Text - FPAR (2):

CONSTITUTION: A resist having a two-layer structure is obtained by successively forming a photoresist 2 and Si-containing negative resist 3 as a lower-and upper- layers, respectively. Then an upper-layer pattern 4 is obtained by exposing and developing the upper-layer resist 3. When the pattern 4 is then subjected to ion-beam etching by tilting the wafer against the etching direction, the pattern 4 is contracted in the tilting direction and the recessed pattern 5 of the lower- layer resist 2 can be obtained. Then an SOG layer 6 is formed by applying an SOG to the entire surface of the wafer while the wafer is rotated. Thereafter, a lower-layer resist pattern 8 is obtained by performing reactive ion etching with oxygen by using the buried SOG pattern 7 as a mask.

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平5-315298

(43)公開日 平成5年(1993)11月26日

(51)IntCl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/302	J	8518-4M		
21/027				
21/302	D	8518-4M	H 0 1 L 21/ 30	3 6 1 S
		7352-4M		3 6 1 R
		7352-4M		

審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号 特願平4-120553

(22)出願日 平成4年(1992)5月13日

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 佐藤 功

東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内


(74)代理人 弁理士 鈴木 敏明

(54)【発明の名称】 パターン形成方法

(57)【要約】

【目的】 本発明は、半導体装置の製造における多層レジストによるパターン形成方法に関するもので、寸法制御性が良くしかも上層レジストの解像限界以下の微細パターンの形成が可能なパターン形成法を提供することを目的とするものである。

【構成】 前記目的のため本発明は、微細パターンの形成において、基板1上に上層レジスト(Si含有ネガ型レジスト)3、下層レジスト(ハードベークしたホトレジスト)2からなる2層構造レジストを形成し、まず上層レジスト3を露光及び現像によりパターンニング4した後、ウエハ基板を所望の角度傾斜させ、その傾斜状態のまま上層パターン4をマスクとして全面を酸素によるイオンビームエッチングすることにより基板面に対して斜めに下層2をエッチングし、その後全面にSOG6を塗布した後、基板面に対して今度は垂直に全面をCF₄系の反応ガスによってRIEし、その後基板面に対して垂直に全面をRIEするようにしたものである。



本発明の実施例

【特許請求の範囲】

【請求項1】 (a) 半導体基板上に、下層レジストを塗布し、その上に上層レジストを塗布して2層レジスト構造とし、前記上層レジストをパターンニングする工程、
(b) 前記上層レジストパターンをマスクにして、前記構造に対して斜めにエッチング用ビームを照射して前記下層レジストをエッチングする工程、(c) 前記下層レジストのエッチングされた部分を絶縁材で埋め込む工程、(d) 前記埋め込んだ絶縁材をマスクにして、下層レジストをパターンニングする工程、
以上の工程を含むことを特徴とするパターン形成方法。

【請求項2】 前記下層レジストを高温ベークしたホトレジストとし、上層レジストをSi含有ネガ型レジストとし、絶縁材をSOGとしたことを特徴とする請求項1記載のパターン形成方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、半導体装置の製造における多層レジストによるパターン形成方法に関するものである。

【0002】

【従来の技術】半導体素子の微細化にともない種々のパターン形成法が検討されてきている。その中で文献J. Vac. Sci. Technol. B, 1〔4〕(1983)(米)p. 1225-1234に開示されるような、3層パターン形成法がある。

【0003】以下、図2を用いて上記文献の要旨を説明する。

【0004】同図(a)はレジスト構造を示したものである。bは半導体基板a上に回転塗布により2.0μm厚に形成した下層ホトレジストを200~250℃で30分間ハードベークしたもの、cは前記ホトレジストb上に同様の回転塗布法により0.15μm厚に形成した中間層としてのスピニングガラス層(SOG層)、dは該中間層c上に同様の回転塗布法により0.45μm厚に形成した上層レジストである。

【0005】次に図2(b)のように上層レジストdを露光及び現像して上層パターンeを形成し、更に図2(c)のように該上層パターンeをマスクとして中間層のSOG層をCF₄系の反応ガスによりドライエッチングしてパターンニングすることにより中間層パターンfを得る。

【0006】次に図2(d)のように中間層パターンfをマスクにして下層レジストbを酸素による反応性イオンエッチング(RIE)することによりパターンニングして下層パターンgを得る。

【0007】

【発明が解決しようとする課題】しかしながら、前述のようなパターン形成方法では、

1. 上層から中間層へのパターン転写をエッチングによ

って行う為、上層に耐ドライエッチング性が要求される。

【0008】2. 上層レジストの解像限界以下の超微細パターンの形成が不可能である。

【0009】等の問題があった。

【0010】本発明は、以上述べた3層レジスト法のようなパターン転写を繰り返すパターン形成方法では、寸法精度が悪く寸法制御性が悪いし、更にパターンの解像限界は上層レジストの解像性によって決まる為、上層レジストの解像限界以下の超微細パターンの形成は不可能であるという問題点を解決する為、寸法制御性が良くしかも上層レジストの解像限界以下の微細パターンの形成が可能な新パターン形成法を提供することを目的とする。

【0011】

【課題を解決するための手段】前記目的のため本発明は、微細パターンの形成において、基板上に上層(Si含有ネガ型レジスト)、下層(ハードベークしたホトレジスト)からなる2層構造レジストを形成し、まず上層レジストを露光及び現像によりパターンニングした後、ウエハ基板を所望の角度傾斜させ、その傾斜状態のまま上層パターンをマスクとして全面を酸素によるイオンビームエッチングすることにより基板面に対して斜めに下層をエッチングし、その後全面にSOGを塗布した後、基板面に対して今度は垂直に全面をCF₄系の反応ガスによってRIE(Reactive Ion Etching)し、その後基板面に対して垂直に全面をO₂ RIEするようにしたものである。

【0012】

【作用】本発明は前述のように、上層パターンをウエハの傾斜方向に縮小して用いている為、上層レジストの解像限界以下の微細パターンの形成が可能である。

【0013】ウエハ傾斜角度、上層パターンのアスペクト比及びO₂ RIE条件等によって下層パターンの寸法を制御できる為、高寸法制御性を実現できる。

【0014】

【実施例】図1は本発明の実施例を示す図である。

【0015】まず図1(a)のように下地基板1上に下層材としてホトレジスト2(例えばノボラック系ホトレジスト)を回転塗布法により1.0μmの厚さに形成し、200~250℃以上の高温でベークを行う。該下層の上に上層としてSi含有ネガ型レジスト3、例えばSNR(東ソー社製)、を同様の回転塗布法により0.2μm厚に形成し、2層構造レジストを得る。

【0016】その後図1(b)のように、上層のレジスト3を露光及び現像し上層パターン4を得る。この上層のレジスト3は、パターン描画法として通常の電子線描画法を用い、露光量としては20KeVで10μC/cm²程が適当であり、更に現像としてはジメチルイソブチルケトン(DIBK)を現像液として用いたスプレー

現像が好適である。

【0017】次に図1(c)のように、エッチング方向に対してウエハを傾斜させ、その傾斜状態のまま全面を酸素によってイオンビームエッチング(O_2 IBE)する。上層レジストパターン4はSi含有レジストである為 O_2 IBEのエッチングマスクとして働き、下層2へのパターン転写が可能となる。ウエハを傾斜させたままの状態での O_2 IBEしている為、上層パターン4は傾斜方向に縮小されて、しかもウエハ基板面に対して斜めにパターン転写され下層レジスト2の凹パターン5を得ることができる。このウエハ傾斜 O_2 IBEは、上層パターン4下部がエッチングされるまで行う必要があり、通常のホトレジストに対しては500eV、0.5mA/cm²の O_2 IBE条件で5分程度が好適である。その後図1(d)のように全面にSOGを回転塗布し、SOG層6を0.2μm厚に形成する。このSOG層6の形成において、前述の O_2 IBEで形成された下層レジスト2の凹パターン5にSOGが埋め込まれることになる。

【0018】その後図1(e)のように全面を CF_4/O_2 系の反応ガスによって、ウエハ基板に対して垂直方向に異方的反応性エッチング(RIE)を行う。上層のSi含有レジストパターン5及び該上層パターン4のスペース部のSOG6は CF_4/O_2 系の反応ガスによるRIEによって除去される為、上層パターン4下部の凹パターン5に埋め込まれたSOG6のみを残留させることができ、SOGパターン7を形成させることができ

る。

【0019】次に図1(f)のように、この埋め込みSOGパターン7をマスクとして基板に対して垂直方向に全面を酸素による反応性イオンエッチング(O_2 RIE)することにより、下層であるホトレジスト2をパターンニングし、下層レジストパターン8を得ることができる。この O_2 RIEでは0.3W/cm²、0.1mtorrの条件で30min程が好適である。本実施例では、上層を電子線で露光する場合を説明したが、本発明はこれに限定されるものではない。

【0020】

【発明の効果】以上説明したように本発明のレジストパターン形成方法は、上層パターンをウエハの傾斜方向に縮小して用いている為、上層レジストの解像限界以下の微細パターンの形成が可能である。

【0021】また、ウエハ傾斜角度、上層パターンのアスペクト比及び O_2 IBE条件等によって下層パターンの寸法を制御できる為、高寸法制御性を実現できる。

【図面の簡単な説明】


【図1】本発明の実施例

【図2】従来例

【符号の説明】


- 1 基板
- 2 ホトレジスト
- 3 ネガ型レジスト
- 6 SOG

【図2】



従 来 例

【図1】



本発明の実施例